 |
Please use this identifier to cite or link to this item:
http://repositorio.ucsg.edu.ec/handle/3317/9915| Title: | Diseño e implementación de un filtro digital (FIR) orientado al uso del laboratorio de procedimiento de señales digitales (PSD). |
| Authors: | Amaguaya Colcha, Verónica Elizabeth Burgos Acosta, Luis Alberto Espinoza Espinosa, Byron Ernesto Fernández De La S, Jorge Enrique Nivela Villarroel, Nadia Estefania Torres Tobar, Mildred Elizabeth |
| metadata.dc.contributor.advisor: | Andrade Reyes, Marcos Aurelio |
| Keywords: | DISEÑO DE SISTEMAS;FILTROS DIGITALES;PROCESAMIENTO DIGITAL DE SEÑALES;DISPOSITIVOS LÓGICOS |
| Issue Date: | 2010 |
| Publisher: | Universidad Católica de Santiago de Guayaquil |
| Description: | Antiguamente el diseño e implementación de un sistema digital complejo era muy tedioso y podría llevar mucho tiempo desde su inicio hasta su culminación. Hoy en día con la aparición de las herramientas de síntesis y simulación los ingenieros especializados pueden terminar un diseño en corto tiempo disminuyendo costos y aumentando la productividad. En este trabajo se muestra el diseño de un analizador lógico implementado en un FPGA utilizando como entrada de diseño VHDL. La herramienta de síntesis y simulación que se utilizo fue el ISE 10.1 y pertenece a la empresa líder en lógica programable XILINX. Entre sus características podemos mencionar la reducción de tamaño y costo, además de facilitar el diseño de sistemas complejos y el tiempo de diseño se reduce en gran medida. Con esto el producto se puede enviar al campo de trabajo en poco tiempo y modificarlo si así se requiere, ya que un gran número de ellos son reprogramables. |
| URI: | http://repositorio.ucsg.edu.ec/handle/3317/9915 |
| Appears in Collections: | Trabajos de Titulación - Carrera de Ingeniería en Telecomunicaciones |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| T-UCSG-PRE-TEC-ITEL-255.pdf | 2,39 MB | Adobe PDF | View/Open |
This item is licensed under a Creative Commons License
